CPU|512GB/s带宽直破天际！一文读懂面向未来的PCIe 7.0总线！( 三 ) 吞吐量|显卡|酷睿处理器

PCIe 5.0最大的变化，还是实现了速度上的翻倍， ×1通道下的双向吞吐量就达到了8GB/s左右，满血×16通道时的双向带宽更是从PCIe 4.0的64GB/s提升到了128GB/s ，已经远远超过了当前最强SSD和显卡对于带宽的需求上限，可让PC外设以更少的通道消耗就能实现同样的带宽，有利于降低硬件成本。
实际上，从PCIe 5.0开始，其面向的就不单单是传统的PC市场了，而是盯上了数据中心、高性能计算、边缘计算、机器学习、人工智能和5G网络等场景对带宽日益增长的迫切需求——早在2019年，英特尔就联合一众厂商共同成立了针对数据中心、高性能计算和AI等领域的CXL联盟（Compute EXpress Link），作为一种开放性的互联协议， CXL能够让CPU与GPU、FPGA或其他加速器之间实现高速高效的互联，满足现今高性能异构计算的要求，并且提供更高的带宽及更好的内存一致性。

随着英特尔第13代酷睿和AMD Zen 4处理器平台的发布，基于PCIe 5.0的消费级SSD和显卡就能与我们正式见面了。

变化超级大：PCIe 6.0
2022年1月， PCI-SIG组织正式发布了PCIe 6.0规范的1.0版本，毫不夸张的说， PCIe 6.0是PCIe诞生20多年来变化最大的一次，值得我们投入更多期待。

简单来说， PCIe 6.0不再沿用过去的NRZ编码方式，而是改用全新的PAM4脉冲调幅信令，它使用4个信号电平，而不是传统的0/1两个电平，单个信号就能有四种编码（00/01/10/11）状态，这使得PAM4可以携带两倍于NRZ信令的数据，结合1b/1b的编码方案，效率提升1倍。
PCIe 6.0还引入了低延迟前向纠错（FEC）和循环冗余校验（CRC）方案，有助缓和PAM4信令相关的误码率增长，以改进带宽效率和可靠性。此外， PCIe 6.0还支持FLIT模式，可显著提高带宽效率，并在保持向下兼容的基础上，最终将×16通道下的双向带宽提升到了256GB/s 。
需要注意的是，在PCIe 5.0还没看到普及曙光的今天， PCIe 6.0更像是前瞻性技术，业内预估需要等到2023年中后期才能看到PCIe 6.0设备的早期示例（而且还并非消费领域）。哪怕是硬件制造商，如今也仍在研究如何将PCIe 6.0规范转化为实际产品的问题。
普及路漫长：PCIe 7.0
2022年6月， PCI-SIG组织宣布新一代的PCIe 7.0标准目前正在开发中，计划在2025年正式发布。新标准具备如下目标功能：

· 数据传输速率提高到64GT/s ， 16通道可以提供高达512GB/s的最大双向带宽。
· 利用四级脉冲幅度调制（PAM4）信令。
· 关注渠道参数和覆盖范围。
· 继续以实现低延迟和高可靠性为目标。
· 提高电源效率。
· 保持与以往PCIe技术的兼容性，支持与数以万计现有产品的连接。
高达512GB/s的最大双向带宽，意味着PCIe 7.0可满足对可靠、高速、低延迟I/O互连的需求，路线图涵盖了数据密集型应用和市场，包括800Gig以太网、人工智能（AI）和机器学习（ML）、高性能计算（HPC）、量子计算、超大规模数据中心和云端应用等。
小结
在PCIe 5.0还没有驶入普及车道时，过早地讨论PCIe 7.0并没有什么实际意义，毕竟作为消费类PC上资源最密集的PCIe设备——独立显卡，也才刚刚突破PCIe 3.0的最大带宽。在未来的很长一段时间里， PCIe 4.0依旧是市场主流，待PCIe 5.0走入正轨之后，再让我们深入探讨下一代PCIe规范的意义吧。