FinFET|纳米芯片走到尽头？FinFET发明人胡正明：晶体管的未来前途无量( 二 ) 晶体管|晶圆|纳米芯片走到尽头

文章图片

MOSFET 结构的每一次演变都旨在通过栅极 [粉红色] 更好地控制硅中的电荷。电介质 [黄色] 防止电荷从栅极移动到硅体 [蓝色] 。
3D 薄体趋势将从这些 3D 晶体管延续到 3D 堆叠晶体管、3D 单芯片（Monolithic）电路和多芯片封装。在某些情况下，这种 3D 趋势已经达到了顶峰。
例如，电荷陷阱（charge-trap）存储器晶体管阵列的规律性使 NAND 闪存成为第一个从 2D 电路过渡到 3D 电路的 IC 。自 2007 年东芝首次报告 3D NAND 以来，堆叠层数已从 4 层增长到超过 200层。
单芯片 3D 逻辑 IC 可能会适度起步，堆叠 CMOS 反相器的两个晶体管以减少所有逻辑门的“占地面积” 。但是堆栈的数量可能会增加。通往 3D IC 的其他途径可能采用将额外的半导体薄膜层（例如硅、硅锗或砷化铟镓）转移或沉积到硅晶片上。
薄体趋势可能会在二维半导体中达到其最终终点，其厚度以原子为单位。例如，二硫化钼分子（Molybdenum disulfide molecules）既天然又薄又相对较大，形成可能不超过三个原子宽但具有非常好的半导体特性的二维半导体。
2016 年，加利福尼亚州和德克萨斯州的工程师使用二维半导体分子二硫化钼和碳纳米管薄膜展示了具有关键尺寸的 MOSFET：栅极长度仅为 1 纳米。即使栅极短至 1 nm ，晶体管漏电流也仅为每毫米 10 毫微安，可与当今最好的生产晶体管相媲美。
可以想象，在遥远的未来，整个晶体管可能被预制为一个分子（molecule）。这些预制构件可能会通过称为定向自组装 (DSA：directed-self-assembly) 的制程被带到它们在 IC 中的精确位置。
要理解 DSA ，回顾一下 COVID 病毒使用其尖峰来寻找并化学停靠在特定人类细胞表面的确切位置可能会有所帮助。在 DSA 中，对接点（docking spots）、“尖峰”（spikes）和晶体管cargo都是经过精心设计和制造的。
最初的对接点（docking spots）可以通过在基板上进行光刻来创建，但是额外的对接点（docking spots）可能会在后续步骤中作为 cargo 引入。如果仅在制造过程中需要而在最终产品中不需要，则可以通过加热或其他方式去除一些 cargo。
除了使晶体管更小之外，我们还必须不断降低它们的功耗。在这里，我们可以看到通过使用所谓的负电容场效应晶体管 (NCFET：negative-capacitance field-effect transistors) 实现了数量级的减少。这些需要在 MOSFET 的栅极堆叠中插入纳米薄的铁电材料层，例如氧化铪锆（hafnium zirconium oxide）。
由于铁电体包含自己的内部电场，因此打开或关闭设备所需的能量更少。薄铁电体的另一个优点是可以利用铁电体的容量来存储其电场状态，从而将存储和计算集成在同一设备中。
在某种程度上，我所描述的设备是从现有趋势中产生的。但未来的晶体管可能与今天的晶体管具有截然不同的材料、结构和工作机制。
例如，纳米机电开关（nanoelectromechanical switch）是对过去几十年机械继电器的回归，而不是晶体管的延伸。它不依赖于半导体物理学，而是仅使用金属、电介质以及施加不同电压的紧密间隔的导体之间的力。
所有这些例子都在几年前用实验证明了。然而，与以往的半导体技术突破相比，将它们投入生产需要更多的时间和精力。