dec|芯片的晶体管数量，是如何走到今天？( 四 ) 阿里|阿里巴巴集团|技术岗|阿

A100实现了Nvidia的AmpereGPU体系结构，以加速AI训练和推理。VLIW配置减少了指令调度逻辑，许多SIMD单元有利于计算神经网络经常采用的大型卷积。该芯片有108个GPU核心，包含矩阵乘法单元和向量ALU。它的发布使英伟达处于人工智能市场的顶端。该公司围绕A100及其他基于GPU的人工智能加速器建立了一个庞大的软件生态系统，其目标是几乎所有可以想象的领域，从医疗保健到农业到分子动力学。
摩尔定律的胜利
如表1所示，在过去的50年里，单个芯片上的晶体管数量已经爆炸性增长。表中的每个产品都需要重大的工艺技术进步，从光学光刻到紫外线、多重曝光，以及今天的EUV（见MPR 5/20/19，"EUV工艺达到大规模生产"）。晶体管面积下降了200万倍。随着缺陷率的下降和工艺的改进，晶片管芯尺寸也在增加，允许每个芯片有更多的晶体管。这些因素使更复杂的微体系结构、更多的片上存储器，以及最终每片更多的内核成为可能，提高了性能。

文章插图

表1 历史上的MPU对比
（50多年来，晶体管数量猛增。这种增长之所以可能，是因为主流工艺技术的改进。?使用了向量（SIMD）单元。(来源：厂商））
对于基于CPU的处理器，频率上升了四个数量级。4004开始时不到1MHz，但现代Intel处理器可以达到5,200MHz。CPU设计者使用了两种技术来提高时钟频率：一种是依靠代工厂提高晶体管速度，另一种是通过微体系结构的升级来实现收益。

虽然A100是一个GPU，但MPR仍然认为它是一个处理器，因为它加载和执行指令。MPR把Nvidia的芯片包括在内，以强调GPU和AI产品现在是如何推动摩尔定律的。最先进的设计有数百个1,024位的ALU，与原始微处理器上的单一4位ALU相比，相差甚远。
我们是如何走到今天的？
没有一篇文章能涵盖微处理器50年的全部历史。MPR的精心策划包括了其认为在这个时间段内具有代表性的产品，强调了处理器所经历的许多结构变化。最早的例子只能执行最基本的功能，如加法，而且缺乏片上存储器。随着时间的推移，设计者集成了一些功能，如浮点单元和总线接口，而这些功能以前是在独立的芯片上。

一旦整个CPU都在芯片上，公司开始增加更多的CPU。数据路径从4位扩展到64位，对于专门的SIMD单元来说甚至更宽（在这个过程中消耗了许多晶体管）。缓存在20世纪80年代开始成为一种外部功能，在20世纪90年代转移到芯片上，并发展成为今天复杂的多级缓存。更深的流水线实现了更高的时钟速度，但它们需要更多的缓冲器和旁路逻辑，进一步增加了晶体管数量。

虽然更深的流水线和更宽的执行单元等技术似乎已经达到了极限，但芯片设计者仍在试图通过尝试不同的方法来提高性能，如特定应用和异构体系结构。当他们缺乏更好的想法时，他们会增加更多的CPU内核，尽管很少有PC应用能够使用它们。

相对于人类历史的跨度，50年几乎是一个小点。然而，在这个微不足道的时期，微处理器的发展速度令人难以置信。它们无处不在，从微波炉到自动驾驶汽车。当人们花时间欣赏微处理器时，也必须记住这项宝贵的发明是如何从简陋的4004开始的。
来源：半导体行业观察

文章插图

半导体工程师
【 dec|芯片的晶体管数量，是如何走到今天？】半导体经验分享，半导体成果交流，半导体信息发布。半导体行业动态，半导体从业者职业规划，芯片工程师成长历程。