同态加密算力开销如何弥补？港科大提出同态加密算法硬件加速方案机器之心专栏作者：杨照雄、

机器之心专栏
作者：杨照雄、胡水海、陈凯
当前，各行各业中的隐私泄露问题层出不穷，人们对于隐私安全保护的需求日益提高。随着相关法律法规体系的逐渐成熟，众多隐私计算技术也应运而生，联邦学习就是其中的佼佼者。通过结合同态加密、秘密共享、不经意传输等安全计算方法，联邦学习使得多个数据持有者，可以在保证数据安全的前提下，协同构建机器学习模型。在联邦学习中所使用的多种隐私计算技术中，同态加密的功能和实用性举足轻重。
在各行各业，不难想象这样的场景， A公司拥有大量数据，然而其并没有人力或计算能力对这些数据进行分析处理，因此， A公司希望购买B公司的计算服务对数据进行处理，但是， A公司不希望B公司获取这些数据的具体信息，因此，如果可以将数据进行加密，再传递给B公司进行处理，则可以满足A公司的所有需求。因此，在这样的场景下，我们需要一套加密体系，对密文执行的一些运算操作，可以等效为对明文执行的运算。
支持对密文进行运算操作的加密体系，被统称为同态加密，而同态运算则泛指对密文执行的各种运算。根据密文可执行运算的范围，同态加密算法被划分为全同态加密、部分同态加密、近似同态加密等。一般来说，对同态运算没有限制的加密算法被称为全同态加密，而仅支持单一同态运算的加密算法被称为部分同态加密。诚然，全同态加密是一种非常理想、需求巨大的算法，然而，目前主流的全同态加密算法，运算复杂度都相当之高，计算时间之漫长，使其几乎无法在生产行业中实现落地。因此，部分同态加密成为了更加现实的解决方案。 Paillier加密就是一套被广泛使用的部分同态加密算法，它支持密文之间的加法运算。
尽管相对于全同态加密， Paillier加密的计算效率已经较为可观，但是，相比较于高效的明文处理， Paillier加密系统还是不可避免地引入了大量计算开销。在大数据相关产业迅速发展的今天，成千上万的数据需要得到实时处理，而传统CPU的计算能力已经无法满足需求。
FPGA（FieldProgrammableGateArray），全称为现场可编程逻辑门阵列，是一种可以根据需求对底层电路结构进行设计更新的芯片，在通信、图像处理等领域拥有广泛的应用。通过使用FPGA内部逻辑资源构建计算电路，例化大量计算引擎，可以提高计算并行度，实现对指定算法的加速计算。传统意义上的FPGA开发为RTL（Register-transferLevel）开发，开发人员通过硬件描述语言（Verilog或VHDL）控制寄存器读写、规划时序逻辑等，描述具体的硬件功能。这种开发模式需要大量的开发经验以及较长的硬件开发周期，并不适用于开发人员经验不足或者亟须产出的项目开发。因此， HLS（HighLevelSynthesis）开发受到了很多开发者，尤其是科研工作者的青睐。 HLS是一种代码综合技术，开发人员可以通过高级语言（C或C++）描述运算， HLS开发套件将高级语言编译为Verilog或VHDL代码，再生成具体网表。开发者无需关心具体硬件电路的设计，只需构造合理运算逻辑，即可在短期内完成一项FPGA工程。
使用HLS开发实现基于FPGA的Paillier加密运算，不仅可以提高计算效率，对于同态加密以及联邦学习的硬件加速探索，也有十分重要的意义。
为了实现硬件加速，合适的算法选择十分必要。基于二进制进行运算的芯片，包括CPU ，都可以轻松实现高效的加法、乘法、位移等运算；然而取模、除法等运算则一直是硬件电路难以啃下的硬骨头，计算效率十分低下，显然Paillier加密运算中存在不可避免的取模和幂运算。众所周知，幂运算由若干乘法组成，而模幂运算