摩尔定律会如何发展？纳米片器件发话了……( 二 ) 现代微处理器是世界上最复杂

FinFET无法向3纳米节点推进。十多年前，我们三人和其他人一样，以这样或那样的形式预见到了这一点。
尽管FinFET性能优越，但它自身也存在着问题。首先，它引入了一个原“平面”晶体管没有的设计缺陷。要认清这个问题，必须了解到，在晶体管的速度、功耗、制造复杂性和成本之间需要相互权衡。这种权衡与沟道宽度有很大关系，沟道宽度在器件设计领域称为Weff 。宽度增大意味着可以驱动更多的电流，更快地开关晶体管，但这也会导致制造过程更复杂、成本更高。
在平面器件中，可以通过调整沟道的几何形状来进行平衡，但是FinFET鳍的灵活性欠佳。连接晶体管形成电路的金属互连线成层地排布在晶体管之上。正因如此，在不干扰互连层的情况下，晶体管鳍的高度（相当于平面设计中的宽度）不能发生太大变化。如今，芯片设计师通过制造具有多个鳍的单个晶体管来解决这一问题。
FinFET的另一个短板是，它的栅极仅三面环绕矩形硅鳍，使得底部与硅体相连，因而泄漏电流可以在晶体管关闭时流动。许多研究人员推断，要实现对沟道区域的终极控制，栅极需要完全将其环绕。

文章图片
至少在1990年，研究人员就已经得出这一合乎逻辑的结论。当年，研究人员报道了首个栅极完全环绕沟道区域的硅器件。从那时起，便有一代研究人员致力于环绕式栅极。到2003年，研究人员试图最大程度地减少泄漏，将沟道区域变成一条狭窄的纳米线。纳米线连接着源极和漏极，并被栅极四面环绕。
那么，为何环绕式纳米线无法构成最新晶体管的基础？同样，还是沟道宽度的问题。电子几乎无法从细导线逃逸，因此当晶体管应当关闭时，它就会关闭，但当晶体管打开时，它也无法为电子提供流动空间，会限制电流，降低开关速度。
将纳米线堆叠在一起，使宽度增加，可以获得更多Weff以及电流。三星公司的工程师在2004年推出了这种结构，称为多桥沟道FET 。不过它也存在一些局限性。首先，像FinFET的鳍一样，堆叠不能太高，否则会干扰互连层。另一方面，每增加一条纳米线就会扩大器件的电容，减慢晶体管的开关速度。最后，由于制造极细纳米线颇为复杂，它们的边缘往往很粗糙。表面粗糙会阻碍电荷载流子的速度。
2006年，在法国原子能委员会电子与信息技术实验室（CEA-Leti），与我们中的一员（本文作者Ernst）合作共事的工程师提出了一个更好的想法。他们没有通过堆叠纳米线来连接源极和漏极，而是堆叠薄硅片。他们的想法是，在更小的晶体管中增加沟道宽度，同时严格控制泄漏电流，从而提供性能更优、功耗更低的器件。在我们另一个成员（Khare）的指导下， 2017年， IBM研究院进一步推进了这一概念，表明由堆叠纳米片制成的晶体管实际上能比占相同芯片面积的FinFET提供更多的电力。
纳米片设计还有另外一个好处：它恢复了过渡到FinFET时失去的灵活性。纳米片可以加宽来增加电流，也可以缩窄来降低功耗。 IBM研究院已将它们分成3个堆栈，尺寸从8纳米到50纳米不等。
如何制造纳米片晶体管？考虑到多数半导体制造工艺都是从硅的顶部直接切割，或者从暴露的表面直接填充的，这似乎是一项艰巨的任务。纳米片需要去除其他材料层之间的材料，并用金属和电介质填充这些间隙。
主要诀窍在于构造所谓的超晶格，这是一种由硅和锗硅两种材料组成的周期性层状晶体。研究人员已经制造了19层超晶格，但鉴于相关机械应力和电容，使用如此多层晶格有失明智。在选择适当的层数后，我们使用了一种化学物质，能够选择性地蚀刻锗硅，但对硅不做处理，只留硅纳米片连接源极和漏极。实际上这并不是什么新想法；20年前，法国电信和意法半导体公司的工程师在实验性的“空洞层上的硅”（silicon-on-nothing）晶体管中就使用了这种技术，在晶体管沟道区域下方掩埋了一层空气来力图限制短沟道效应。