华为|1+1终于能等于2了？华为在尝试的先进封装到底是什么？( 二 ) 芯片|工艺|1+1终于能等于2了？

大家别急，下面我用人话把这句话解释一遍。
不少小伙伴可能对前些年的显卡交火还有点印象，在老黄那儿叫 SLI 。
能让两张显卡同步处理工作。
听起来和这个 “ 双芯叠加 ” 是不是有些像。
当年这技术出来的时候是讲的天花乱坠啊，比如说什么可以同步渲染啊，画质增加啊，能够交替渲染，显著提升游戏帧率啊。。。

文章图片

可结果大家兴冲冲的拿过来一尝试，结果发现提升最大的场景是在用鲁大师跑分。
帧率不稳定，还有画面撕裂的问题。。。—— 这别说提升了，能不拖后腿就算好了。
这问题其实出在芯片间的互联能力上：电路板的两端就好像是隔着十万大山，两颗芯片间的信息交换严重受阻。
所以任务无法分配，交叉验证过程受阻，协同计算更是无从谈起。
换句话说，以前的双核芯片就好比是雇了两个互不联系的秘书 —— 谁都以为对方在干活，所以最后没人在干活。

文章图片

效率反而没只有一个核心来的高。
而先进封装呢，其实就是把两颗芯片之间的大山凿穿，用数不清的电路把两颗芯片间的互访安排了个明明白白。
每颗核心的任务也就安排了个明明白白。

文章图片

前一阵苹果大火的 M1 Ultra 就用上了来自台积电的先进封装工艺，结果大家也看见了：
两颗独立的 M1 Max 芯片粘在一起，非但没有像以前的双核芯片那样性能极度拉跨，反而几乎实现了 1+1 = 2 的性能提升。
可以说，先进封装是在先进工艺受阻的情况下，通过 “ 多芯融合 ” 实现性能提升的先决条件。
>/ 这么神奇的
东西是怎么做到的呢？
过去的芯片和芯片之间想要互相沟通，需要把它们插到电路板上才行。
而先进封装就不一样了，不需要绕这么多花花肠子。
别看目前的先进封装工艺有三星的 FOSiP I/X/R/H-Cube，台积电的整合 3DFabric，其中包括InFo-PoP/oS，InFo_SoW，CoWoS-S，SoIC 。英特尔的 EMIB，Foveros，Foveros Omni/Direct，还有英飞凌的 Fan-out 等等等等。
图源：weibo @giratinar▼

文章图片

但其实它们的目的都是一样的：就是让芯片们面对面贴贴！
这样的好处毋庸置疑，芯片贴贴互联，信号之间传输的路径更短，通讯频率更高，芯片总体积更小，不用再像以前那样，走又慢又堵的 PCB 板才能通讯了。
这里就拿台积电的 CoWoS-R 来举个例子。

文章图片

其中的 CoWoS 是基板叠晶圆再叠芯片（ Chip-on-Wafer-on-Substrate ）的意思，后面的 R 是指图中的有机基板中间层（ RDL Interposer ）。
在这个封装中，相当于在芯片底下的有机基板中间层里凿穿了一大条地铁网络，让跨芯片的数据沟通变得非常的顺畅。
只要这 “地铁网络” 修的到位，就相当于就是在原有制程不变、单芯片大小不变的情况下，翻倍了晶体管的数量，也实现了最终目标 —— 获得更出色的芯片性能。